EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

03157974

PUBLICATION DATE

05-07-91

APPLICATION DATE

15-11-89

APPLICATION NUMBER

01298034

APPLICANT:

NEC CORP;

INVENTOR

SAWADA MASAMI:


INT.CL.

H01L 29/784

TITLE

VERTICAL TYPE FIELD EFFECT

TRANSISTOR



ABSTRACT :

PURPOSE: To reduce ON-resistance per unit area and increase breakdown strength between a source and a drain, by forming a depletion type FET of a vertical type.

CONSTITUTION: An N-type drain region 2 is formed on an N-type Si substrate 1; a P-type base region 3 is formed on the surface part of the region 2; an N-type source region 4 is formed in the region 3; a gate oxide film 5 is formed on the surface; a gate electrode 6 of a polycrystalline Si layer is formed on the film 5, and covered with an insulating film 7 in order that the electrode 6 and the regions 3, 4 may not be shorted; a source electrode 8 is formed by sticking metal from above the film 7; a drain electrode 9 is formed by sticking metal on the rear of the substrate 1. In this vertical type FET, a channel region 10 of the surface just under the oxide film 5 in the region 3 is turned into an N-type, thereby forming a depletion type FET.

COPYRIGHT: (C)1991,JPO&Japio

THIS PAGE BLANK (USPTO)

BEST AVAILABLE COPY

19日本国特許庁(JP)

@特許出願公開

® 公 開 特 許 公 報 (A) 平3-157974

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月5日

H 01 L 29/784

8728-5F H 01 L 29/78

321 H

審査請求 未請求 請求項の数 1 (全3頁)

⑤発明の名称

模型電界効果トランジスタ

②特 願 平1-298034 ②出 顧 平1(1989)11月15日

愈発明者 沢田 雅己

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

⑦出 願 人 日本電気株式会社 ②代 理 人 弁理士 内 原 晋

明細書

発明の名称

縦型電界効果トランジスタ

特許請求の範囲

発明の詳細な説明

〔産業上の利用分野〕

本発明は縦型電界効果トランジスタに関し、特にデアレッション型縦型電界効果トランジスタに関する。

〔従来の技術〕・

第2図は従来の電界効果トランジスタの一例の 断面図である。

p型シリコン基板 1 1 の表面にゲート参加限5を介してゲート電極 5 を設け、その両側のシリコン 基板に n型ソース領域 4 と n 選ドレイン領域 2 とを設け、各々にソース電極 8、ドレイン電極 9 設ける。デアレッション型の場合、チャネル領域 1 0 はソース・ドレイン領域と同じ導電型にする

(発明が解決しようとする課題)

上述した従来のデアレション型電界効果トランジスタは、CMOS型論理回路等を構成するのには非常に有効である。しかし、ソース・ドレイン間のオン抵抗を低くしたい場合、チャネル幅Wを長くする必要がある。

-1-

-2-

BEST AVAILABLE COPY

特開平 3-157974(2)

このような構造のトランジスタでは、ドレイン 電板を半導体チップの上面からとっているのでこ の部分が無駄な領域となり、半導体チップ面積当 たりのオン抵抗が大きくなるという欠点がある。

また、リース・ドレイン間の耐圧を大きくしたい場合、パンチスルーを防止する意味でソース・ドレイン間距離を大きくとる必要があり、電界強度を弱めるためにソース・ドレイン領域を深く形成しなければならず、これらの結果1つのトランジスタの面積は大きくなり、半導体チップ当りのオン抵抗が大きくなるという欠点がある。

[課題を解決するための手段]

本発明は、一導電型半導体層を有する半導体基板の前記一導電型半導体層の表面部に関係をおいて設けられた二つの逆導電型ベース領域と、前記二つのベース領域と、前記ペース領域とソース領域との同のチャネル領域上にゲート絶縁限を介して設けられたゲート電極とを有し、前記一等電型半導体層ドレイン領域とする経型電界効果トランジス

-3-

このような経型電界効果トランジスタにおい

て、ベース領域3内のゲート酸化膜5の直下の表

面のチャネル領域10を0、1~1μm程度の型

化することによりデプレッソン型トランジスタが

形成される。

抗は小さくなるという利点があ、

また、模型MOSトランジスタの場合、ソース 及びドレイン領域が半導体表面に形成されている ため、電界強度弱めることが困難であり、高耐圧 化が離かしい。これに対して緩型MOSトランジ スタでは、外周部にフィールドリングやフィール ドプレート等を使用することにより、電界強度を 緩和することができ、高耐圧化が可能となる。 (発明の効果)

以上説明したように本発明は、デアレション型電界効果トランジスタを緩型に形成することにより単位面積当りのオン抵抗を小さくし、ソース・ドレイン同耐圧を大きくすることが可能である。

一般に、経型MOSトランジスタにおいて、ソース・ドレイン同耐圧が低い(30V程度)場合には、ゲート電板両下のチャネル抵抗がオン抵抗の大部分である。今、ペース領域の深さを3μm、ソース領域の深さを1μm、根方向の広がりを深さと同一と仮定すると、チャネル長は2μmとなる。

通常の模型MOSトランジスタでは、ソース・ドレイン耐圧を得るため、深く拡散する必要があり、ソース・ドレンイン領域の深さは3μm程度にする。また、十分にオフ状態にさせることを考えてチャネル長は2μm程度必要である。これらのことから、縦型MOSトランジスタの方が向一面積でチャネル幅が約2倍となり、この分オン猛

タにおいて、前記二つのベース領域の表面層を検 切って前記ソース領域と前記ドレイン領域とを接続する一導電型チャネル領域を設けたことを特徴 とする

(实施例)

第1図は本発明の一実施例の新面図である。

図面の簡単な説明

第1 図は本発明の一実施例の断面図、第2 図は、 従来の電界効果トランジスタの一例の断面図であ 3

1 … n 型 シリコン 基 板 、 2 … n 型 ド レ イ ン 領 域 、 3 … p 型 ベース 領 域 、 4 … n 型 ソース 領 域 、

-5-

-6-

BEST AVAILABLE COPY

特開平 3-157974(3)

5 … グート 酸 化 膜 、 6 … グート 電 極 、 7 … 絶 料 膜 、 8 … ソース 電 極 、 9 … ドレイン 電 極 、 1 0 … チャネル 領 域 、 1 1 … p 型 シリコン 基 板 。

代理人 弁理士 内 原 音

THIS PAGE BLANK (USPTO)